Tanner S-edit原理图捕获

用户友好的原理图捕获环境,即使是最复杂的模拟/混合信号设计

Tanner S-EditSchematicCapture在处理最复杂的IC设计的同时,提高了您的设计效率。这个强大的环境支持快速,64位渲染和原理图之间的交叉探测,布局,以及网络和设备级别的LVS报告。

  • 行业标准支持,包括紧密的SPICE模拟集成和波形交叉探测
  • 在示意图中直接查看操作点模拟结果
  • 示意图之间的交叉探头,带有网络/设备突出显示的布局和LVS报告
  • 可配置原理图电气规则检查(ERC)
  • 先进的阵列和总线支持
  • 与Tanner L-edit IC集成,加快布局和生态过程
  • 适用于Windows和Linux

特征

易于使用

直观,有一个简单的学习曲线,可以让你快速的起床和跑步。

属性回调和每个单元格的多个视图

包括香料,示意图,VerilogVerilog-A和Verilog AMS视图

行业标准进出口支持

-出口到香料,埃迪夫Verilog与VHDL语言
-从OpenAccess导入,和EDFF,自动转换来自Mentor和其他第三方工具的文件

闲聊γ 接触