制革模拟集成电路设计流程

完成,集成模拟设计流程,灵活易用,加速工作时间硅

Tanner模拟IC设计环境(前身为Hiper Silicon模拟设计流程)提高了设计的生产率,模拟,实施,物理布局和验证,铸造业证明的胶带。

  • OpenAccess和IPDK支持
  • 与hspice和verilog-A兼容的精确SPICE模拟器
  • 直接在原理图上查看模拟结果
  • 带SDL和手动辅助路由的完整分层布局编辑器
  • 实时,互动DRC
  • 自动生成当前镜像,微分对,数组
  • 口径®兼容的,分层DRC和网络列表提取
  • 用快速二维或超精确三维提取RC寄生虫
闲聊γ 接触