校准设计版本

对于集成和组装完整芯片的工程师,从一次通过集成到成功完成磁带输出的过程可能很长,也很困难。随着设计规模和复杂性的增加,传统的版面编辑器缺乏快速高效的可视化能力,修改和输出布局数据。在大型全芯片GDSII和OASIS®文件上执行简单任务,以及为掩模制造工艺(切屑精整)的设计做准备,通常需要几个小时,延迟磁带输出。Calibre®设计版本™通过快速加载加速全芯片设计完成和磁带输出,显示和保存大型GDSII和OASIS®文件。

快速高效地处理大型设计文件

Calibre DesignRev能够快速高效地处理最大的设计文件。也可以在DesignRev中快速完成切屑精加工。使设计人员能够合并抽象的实际单元表示,放置标志单元格,更换视觉细胞,创建密封圈,进行金属填充和插入,添加临界尺寸(cd)模式,增加角部应力消除模式,修改多边形,细胞和更多的后验证,将原始数据与修改后的版本进行比较,并验证跟踪网络连接。

识别并修复物理验证错误

此外,Calibre DesignRev允许工程师快速缩放到感兴趣的区域,识别并修复物理验证错误,方便地重新调用口径钻机口径LVS.切屑精加工为制造过程准备设计。完成是在原始设计数据和GDSII内进行,然后移交给面具制作。在校准设计版本内,设计者可以合并数据(抽象的实际单元表示,标识单元的放置和修订单元的更换);创建数据(密封圈,金属填充物,通过插入,验证后修改)验证和比较数据(布局后验证,XORs跟踪网络连接)。

特点和优点

  • 在设计修改期间启用实时签核DRC检查(需要口径实时许可证)
  • 通过强大的修订和迭代循环功能显著缩短了磁带输出时间
  • 允许方便地重新验证整个设计,或者只修改了数据
  • 高效地自动化芯片加工任务
  • 支持开放式标准tcl/tk宏语言,实现广泛的工具定制。
  • 访问GDSII或OASIS®数据库中的数据
闲聊γ 接触