柱塞布局

PyxIS布局,作为Mentor新的Pyxis定制IC设计平台的一部分,为布局输入和编辑提供快速和灵活的环境。

Pyxis布局支持广泛的编辑功能,以提高效率,精确的多边形编辑。这使设计工程师能够完全控制电路密度和性能,同时将生产率提高5倍。层次结构和高级窗口管理允许同一单元格的多个视图,并提供编辑两个视图的功能。此外,设计工程师可以通过使用半单元方法编辑来快速创建匹配的模拟布局。

Pyxis布局与Pyxis定制IC设计平台中的其他解决方案无缝交互以创建,发展,模拟,验证,优化和实现即使是最具挑战性的全定制模拟和混合信号集成电路设计,第一次快速准确。作为设计师,在单一环境中,您享受一致的外观和感觉,是否创建示意图,方块图,符号,或HDL表示。此外,Mentor的铸造合作伙伴提供了与Pyxis定制IC设计平台解决方案一起使用的认证设计工具包。

细节

示意图驱动布局

“原理图驱动布局(SDL)是一种设计方法,它使设计工程师能够创建”按结构更正”布局。这些布局基于来自原理图或网络列表源的信息。通过使用设计连接,Pyxis SDL支持自动创建布局数据,在保持布局和示意图之间的关系的同时,减少设计周期时间,确保布局不违反LVS。

任何多边形的混合,设备生成器(自定义,内置或来自铸造厂提供的工艺设计套件)布局环境支持单元数据。作为Pyxis布局的附加选项提供,Pyxis SDL启用此功能,减少设计周期,保证施工布置正确。

并行编辑

脓毒症并发,Pyxis布局的附加选项,允许多个设计器同时对同一单元格进行编辑。同时使用pyxis,多个设计器可以在共享模式下加入布局会话。一旦参加会议,设计师设计围栏来定义他们的工作区域。它们可以创建一个或多个围栏,并可以编辑完全封闭在围栏区域内的任何形状或路径。这些形状是会话的本地形状,不与设计一起存储。更多信息,请查看Pyxis并发数据表.

签核质量物理验证

与Calibre Realtime®集成提供了Calibre签准质量物理验证,按需,在Mentor的Pyxis定制IC设计平台中。使用与签核流程相同的口径甲板,自定义和模拟设计师现在可以在编辑布局时验证和优化他们的设计。使用Calibre Realtime,设计人员可以在不牺牲生产产量的情况下优化其布局以实现性能。

好处和选择

关键利益

  • 与手动布局方法相比,布局设计吞吐量提高了50倍。
  • 多个工具支持提高布局自动化水平。
  • 减少设计规则检查(DRC)调试周期,从而缩短了上市时间。
  • 创建DRC/LVS–通过简单的命令更正复杂的布局,以提高最终产品的可靠性。

选项

  • 脓毒症并发–向Pyxis布局添加并发编辑功能
  • PyxIS TFT-LCD–将平板设计所需的功能添加到Pyxis布局中
  • 延性图–允许从Pyxis布局打印到HP绘图仪

““从一个根深蒂固的设计和验证环境转移到新的环境是一项巨大的任务,即使你没有面临一个迫在眉睫的淘汰。导师花了大量的时间来预测可能出现的问题,努力在他们显现出来之前把他们赶走。这种对细节的关注对于更换过程的最终成功至关重要。”“

查看相关成功案例

闲聊γ 接触