Visualizer™调试环境

High performance debug environment for digital design and verification

直观易用,Visualizer调试环境为当今复杂的SOC和FPGA的数字设计和验证自动化调试。

在可视化工具调试环境中更快地发现错误,a high-performance,high-capacity debugger.与Questa仿真和Veloce仿真紧密结合,它提供了一套完整的同步视图来分析波形,源代码,连接性以及Verilog的更多功能,SystemVerilog和VHDL。In addition to being very intuitive and easy to use,Visualizer有几个强大的功能,可以提高SystemVerilog/uvm的调试效率,事务级别,RTL门级和低功耗设计和验证。

细节

The Visualizer Debug Environment delivers:

  • 时间锥视图和因果关系追踪,它自动跟踪事件源,并向用户提供解决问题所需的确切内容
  • Biometric advanced search capabilities to find and highlight events anywhere in the system,允许您集中调试任务
  • 一整套SystemVerilog类,支持uvm的调试,assertion debug and synchronized transaction-level debugging
  • 用于测试台调试的波形和专用事务条带查看器
  • 提高事务的调试效率,testbench,RTL门级低功耗设计与验证
  • High-performance,高容量,可用于交互式和后期模拟
快速波形
快速波形
时间锥
时间锥跟踪
UVM感知调试
UVM感知调试
闲聊γ 接触