Veloce DFT应用程序

带出前快速验证门级DFT电路

天鹅绒DFT应用程序加速了测试验证的设计,以便在磁带输出之前完全验证测试向量和DFT逻辑,增强信心,降低风险,加速芯片的出现。

Veloce DFT应用程序提供了一个真正的左移位”对于需要综合考虑的传统芯片设计计划,开发ATPG的门级模拟,自测试,或功能模式。仿真的高性能增加了更多的仿真周期,在项目管理时间预算内调整DFT计划,从而加快上市时间并提高收益率。

仿真与仿真性能

VeloceDFT应用程序比模拟运行快4到5个数量级。快速和完整的门级DFT验证允许在创建掩模之前修复错误,从而加快上市时间并提高产量。

设计
DFT方法
设计尺寸
不。循环次数
模拟运行时
速度运行时
改进
传感器设计 ATPG扫描 32毫克 2米 3.1天 90秒 3000倍
宽幅设计 二甲基硅烷 16毫克 8亿 83.3天 120分钟 1000 x
CPU核心 ATPG扫描 16毫克 90公里 0.5天 5秒 10000倍
图形子系统 ATPG扫描 16毫克 780公里 2.7天 58秒 400倍

闸门水位流量

Veloce OS3系统软件可确保硅金宝愽备用网址的保真度,并提供更快的栅级流。这对于Veloce DFT和其他门级应用程序是必需的。

Veloce仿真环境

Veloce DFT应用程序与任务特定应用程序和增值功能的Veloce仿真平台完美契合。Veloce应用程序的目标是新的仿真使用模型,强调生产力和降低验证风险。仿真现在可以用来解决以前难以解决的问题,许多验证任务可以更快、更彻底地完成。

聊天_ 联系人