ASIC原型

随着竞争压力的增加和产品生命周期的缩短,设计人员开发高性能和复杂ASIC设计的时间更少。

同时,专用集成电路的开发成本正在快速增长,在没有广泛的测试和模拟的情况下,将ASIC设备用于许多成本敏感的应用是不太可行的。随着FPGA器件越来越大,速度越来越快,验证FPGA中昂贵的ASIC设计的功能已成为一种有效和经济的验证方法。然而,有些ASIC结构不能直接在FPGA中有效地实现。

通过允许使用相同的HDL代码和约束语法,精确合成有助于简化从ASIC到FPGA设计的转换。为了获得最佳性能,采用了ASIC设计结构的自动转换。

集锦

自动选通时钟转换

ASIC采用门控时钟结构来控制时钟树和功耗。然而,在FPGA里,门控时钟会产生巨大的时钟延迟和时钟偏差。为了尽量减少延误,门控时钟结构自动转换为时钟启用结构,以便使用专用的时钟线。

设计软件实例的转换

在ASIC设计中实例化的设计软件组件也在FPGA资源中识别和实现。

闲聊γ 接触