Xpedition®集成电路包装设计

完整的解决方案为高密度高级包(HDAP)快速成型组装,物理设计,验证,发出信号,和建模

成本,风险,和整体规模的局限性是推动经济增长的multi-die(异类)先进的集成电路包装解决方案,在整个设计过程中创造了机会。这些高密度高级包(HDAP)正在推动融合传统的集成电路设计和集成电路包装设计的世界。

新兴技术,如扇出wafer-level包装(FOWLP),硅插入器,,片上衬底(CoWoS),和Wafer-on-Wafer(哇)要求设计团队一起工作来优化整个系统,不仅仅是单个元素。

由英特尔等公司证明,,台积电,和其他人,Xpedition HDAP提供业界最全面的集成解决方案。由Xpedition、HyperLynx®刚果民主共和国,和口径®技术,的Xpedition HDAP流提供了完整的设计和验证的尖端IC包装设计。

Xpedition IC包装设计
解决破坏性HDAP Xpedition包设计师设计问题
3 d市内的2013
3 d市内的2015
3D阴影2017
3D阴影2018

HDAP设计

HDAP设计和验证带来独特的挑战,传统的设计工具和方法不能解决。通过把包和集成电路设计工具,可以一起在IC和包装领域,Xpedition HDAP流允许设计机构之间的合作和协作,OSATs,厂、以及EDA供应商。

的好处Xpedition HDAP流

  • 通过早期启用,减少设计周期和ECO更改,快速的,准确的“如果“HDAP设计在详细实现之前的探索和优化
  • 直接与口径3 dstack使集成设计原型验证,快速准确地
  • 完全支持2.5 d插入器的设计,包括TSV和中间体TIV
  • 达到die-package-PCB优化的高效,预测过程使用ODB + +进口多氯联苯的第三方设计的工具。
  • 使灵活,multi-direction流死了,包,或PCB-driven设备优化;显著提高今天的典型的单向流动
  • 使用HyperLynx DRC提供集成在设计中的详细检查,减少最终验证和注销过程
  • 到全GDS的最短路径和循环时间,lv,并通过与口径的集成级验收

特征

设计流程

半导体集成电路包装生产线是至关重要的,系统公司,国防和航天,OSATs和铸造厂。

衬底集成

尽量减少层数和保持包和PCB低成本而不影响芯片的成本,ICS,包装,并且PCB必须在彼此的背景下进行优化。

包装设计

完整的解决方案的物理实现高密度高级包(HDAP)如台积电的信息和公司的HDFO技术。

包模拟

利用先进的工具分析信号/功率完整性和热条件。

系统级包注销

物理验证和验收确保性能和上市时间的目标。

聊天γ 联系